AM2634-Q1 MCUのマイクロ制御回路単位ロックのステップ機能

AM2634-Q1

プロセッサの中心:

• 400までのMHzを動かす各中心の単一、二重の、およびクォード中心の腕の皮質R5F MCU
  • CPUの中心ごとの64ビットECCの16KB私隠し場所
  • CPUの中心ごとの32ビットECCの16KB D隠し場所
  • 各R5Fの中心ごとの32の‑ビットECCの64KB緊密結合記憶（TCM）
  • ロック ステップ機能

記憶サブシステム:

• オン破片のRAM （OCSRAM）の2MB
  • 4つの銀行x 512KB
  • ECCの間違い保護
  • サポート内部DMAエンジン

産業結合性:

• 産業通信プロトコルまたは運動制御インターフェイスを可能にする二重中心のプログラム可能な実時間単位および産業通信サブシステム（PRU_ICSSM）:
  • EtherCAT
  • PROFINET
  • EtherNET/IP™
  • IOリンク
  • エンコーダーのフィードバック
  • 一般目的入出力（GPIO）

感知及び作動:

• リアルタイム制御 サブシステム（CONTROLSS）
• プログラム可能なDACの参照（CMPSS）の20xアナログのコンパレーター
• 5x 12ビット逐次比較の記録（SAR）のアナログ・ディジタル変換器（ADC）
  • ADCごとの4までMSPS
  • ADCごとの6つの選択可能な入力
  • 片端接地か差動入力として構成可能
• バッファ出力との1x 12ビットDAC
• 32xは高めた高リゾリューションPWMモジュール（EHRPWM）を
  • EPWMと比較されるPWMの時間決断を拡張しなさい
  • 片端接地サポートか差動出力
• 10xは高めた捕獲モジュール（ECAP）を
• 3xは高めた求積法のエンコーダーの脈拍モジュール（EQEP）を
• 2xシグマ デルタのフィルター モジュール（4つまでのチャネルを支えるSDFM）それぞれ
• 適用範囲が広い信号の多重横木（XBAR）

破片（SoC）のサービスおよび建築のシステム:

• データ移動機能を支える1x EDMA
• Interprocessorの通信モジュール
  • 多数の中心で動くプロセスを合わせるためのSPINLOCKモジュール
  • CTRLMMRの記録を通して実行されるポストの機能性
• 次のインターフェイスからの第一次ブーツを支える:
  • UART
  • QSPI抜け目がない
• 時刻同期化の時刻同期化サポートおよびでき事割り込みルーターを比較するため

機能安全:

• 機能安全要求事項のシステムの設計を可能にする
  • 計算重大な記憶のECCか同等
  • 作り付け自己テスト（BIST）およびCPUおよびオン破片のRAMのための欠陥注入
  • 間違いピンが付いている間違い信号モジュール（ESM）
  • ランタイムの安全診断、電圧、温度および時計の監視、windowedウォッチドッグ タイマー、記憶完全性の点検のためのCRCエンジン
• 目標とされる機能安全迎合的[産業]
  • 機能安全適用のために成長する
  • ドキュメンテーションはIEC 61508の機能安全システムの設計を助けて利用できる
  • SIL-3までの組織的機能は目標とした
  • SIL-3までのハードウェア完全性は目標とした
  • Safety-related証明
    • 計画されるIEC 61508
• 目標とされる機能安全迎合的[自動車]
  • 機能安全適用のために成長する
  • ドキュメンテーションはISO 26262の機能安全システムの設計を助けて利用できる
  • ASIL-Dまでの組織的機能は目標とした
  • ASIL-Dまでのハードウェア完全性は目標とした
  • Safety-related証明
    • 計画されるISO 26262
• AEC-Q100は自動車適用のために修飾した

保証:

• 自動車のためのサポートが付いているハードウェア保証モジュール（HSM）彼女1.1/EVITA
• 安全なブーツ サポート
  • 装置は保護を引き継ぐ
  • ハードウェア実施された根の信頼
  • 認証されたブーツ
  • S/Wの反ロールバック保護
• 保証をデバッグしなさい
  • 適切な証明とだけ許可されるHS装置のデバッグしなさい
  • デバッグするために不具になる準備
• 装置IDおよびキー マネージメント
  • 根のキー及び他の保証を貯えるOTPの記憶（FUSEROM）のためのサポート分野を可能にする
  • 別のEFUSEのコントローラーおよびヒューズROMs
  • 独特な装置公共のID
• 記憶保護の単位（MPU）
  • 各Cortex®-R5Fの中心の中のArm® MPUの現在
  • システムMPU – SoCのさまざまなインターフェイスの現在（防火壁またはMPUはある場合もある）
    • 8-16地域
    • プログラム可能（特権IDは、の開始/終わりの住所は読み書き/Cachable、/非安全可能になったり、しっかり止める）

• 暗号加速
  • 暗号の中心を支える
    • AES - 128/192/256ビット主サイズ
    • SHA2 - 256/384/512のかまれたサポート
    • 擬似および本当の乱数発電機とのDRBG
    • RSA/ECCの処理で助けるべきPKA （公開キー加速装置）
  • DMAサポート

高速インターフェイス:

• 2つの外的な港を支える統合されたイーサネット スイッチ
  • RMII （10/100）またはRGMII （10/100/1000）
  • 802.1AS PTPのIEEE1588 （2008のAnnex D、Annex E、Annex F）
  • 節45 MDIO PHY管理
  • 512の助数詞のエール エンジンに基づく包みの助数詞
  • 優先順位はフロー制御を基づかせていた
  • 2KBまでの包みサイズ
  • 4つのCPU H/W割り込み速度を計ること
  • IP/UDP/TCPの検査合計はハードウェアでオフロードする

結合性:

• 6x普遍的な非同期受送信機（UART）
• 5x連続周辺機器インターフェイス（SPI）のコントローラー
• 5xローカル結合ネットワーク（林）の港
• 4x相互統合された回路（I2C）の港
• 4x CAN-FDサポートが付いているモジュラー コントローラー区域ネットワーク（MCAN）モジュール
• 1xクォードの連続周辺機器インターフェイス（QSPI）
• 4x受信機の中心および4x送信機の中心の速いシリアル・インタフェース（FSI）
• 140までの一般目的入力/出力（GPIO）ピン

媒体およびデータ記憶:

• 1xマルチメディア カード/安全なデジタル（MMC/SD） 4ビット インターフェイス
• 一般目的の記憶コントローラー（GPMC）
  • 16ビットの平行データ・バス
  • 22ビット住所バス
  • 4MBアドレス指定可能なメモリ・スペースまで
  • エラー チェックのための統合された間違い位置モジュール（ニレ）サポート

技術/パッケージ:

• 45 nm技術
• 15mm x 15mmの0.8 mmピッチ、324ピンNFBGA